Überblick

Synopsis

Einführung in den Hardware- und Systementwurf mit anwendungsspezifisch konfigurierbarer Digitallogik mittels VHDL-Synthese und deren Anwendungen.

Hardware-Synthese ist ein automatischer Prozess, um aus einer Verhaltens- und Strukturbeschreibung logische Schaltungen und Netzlisten zu erhalten, die direkt technologisch umsetzbar sind.

Die verwendete Hardware-Beschreibungssprache sollte dabei unabhängig von der Zieltechnologie sein. Beim Hardware-Entwurf spielen System-On-Chip Architektur und Modellierungs-Methoden eine wesentliche Rolle

Grunddaten

VAK 03-ME-712.05
Dozent PD Stefan Bosse, sbosse@uni-bremen.de
Kategorie Kurs: Vorlesung und integrierte Übung
Umfang 4 SWS
Art Master Ergänzung
Profilbereich KIKR
ECTS 6
Leistung Übungsblätter, Mündliche Prüfung
Wann Jedes Winter Semester, Mo. 14-17 Uhr
Wo Rober Hooke Str. 5, Raum 1.17
Info http://sun45.informatik.uni-bremen.de

Inhalte und Themen

figoverview

Zentraler Inhalte

  • Digitallogik

    • Architekturen
    • Modellierung
    • Synthese

  • Einsatz von Digitallogik zur Lösung bestimmter Probleme der Datenverarbeitung

  • Technologischer Fortschritt ermöglicht komplexe Digitallogiksysteme auf kleinsten Raum

  • Auswahlkriterien:

    • Entwurfsmethoden?
    • Technologien?

Fragestellung

  • Wofür? Für welchen Zweck eignen sich anwendungsspezifische Digitallogiksysteme?

    Z.B. für Funktionale Systeme f(x): x → y!

  • Wann?

    Abgrenzung zur klassischen Hardware-Software-Lösung mit generischen μP-Systemen

  • Wie?

    Architekturen der Digitallogik → Register-Transfer Logik

  • Womit?

    Hardware-Entwurf mit technologieunabhängiger Hardware-Beschreibungssprache VHDL

Wie kommt der Algorithmus auf den Mikrochip?

Ziele

  1. Entwurf einfacher Digitallogikschaltungen mittels Boolescher Algebra (bzw. Netzlisten) auf Logikgatterebene → Praktische Umsetzung

  2. Verständnis von kombinatorischer und transitorischer Logik

  3. Optimierung von Digitallogikschaltungen (kombinatorisch und transitorisch)

  4. Entwurf von Zustandsautomaten aus algorithmischer Beschreibung

  5. Verständnis und Entwurf von RTL Architekturen

  6. Entwurf einfacher Digitallogikschaltungen mittels Hardwarebeschreibungssprache VHDL → Praktische Umsetzung

  7. Verständnis von technologischer Digitallogik und deren Randbedingungen → Praktische Umsetzung

Literatur

  • Empfohlene Literatur (neben Vorlesungsskript) zur Vertiefung

VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme, Jürgen Reichardt, Bernd Schwarz, Oldenbourg Wissenschaftsverlag, ISBN 978-3486273847

figvhrs

Advanced Digital Design with the Verilog Hdl (Prentice Hall Xilinx Design Series), Michael D. Ciletti, Prentice Hall, ISBN 978-0130891617

figavci

Literatur

The Scientist & Engineer's Guide to Digital Signal Processing, Steven W. Smith, 1999, California Technical Publishing, ISBN 0-9660176-4-1

figmiis

Software

Retro
  • RTL Simulator
  • Einfaches Hardware Modell: Technologische Gatterverzögerung
  • Schematischer Entwurf

figretro1

Xilinx ISE
  • Gatelevelsynthese (VHDL → FPGA Konf.)
  • Entwurf mit Hardwarebeschreibungssprache

figise