Überblick

Synopsis

Einführung in den Hardware- und Systementwurf mit anwendungsspezifisch konfigurierbarer Digitallogik mittels VHDL-Synthese und deren Anwendungen.

Hardware-Synthese ist ein automatischer Prozess, um aus einer Verhaltens- und Strukturbeschreibung logische Schaltungen und Netzlisten zu erhalten, die direkt technologisch umsetzbar sind.

Die verwendete Hardware-Beschreibungssprache sollte dabei unabhängig von der Zieltechnologie sein. Beim Hardware-Entwurf spielen System-On-Chip Architektur und Modellierungs-Methoden eine wesentliche Rolle

Grunddaten

VAK 03-ME-712.05
Dozent PD Stefan Bosse, sbosse@uni-bremen.de
Kategorie Kurs: Vorlesung und integrierte Übung
Umfang 4 SWS
Art Master Ergänzung
Profilbereich KIKR
ECTS 6
Leistung Übungsblätter, Mündliche Prüfung
Wann Jedes Winter Semester, Mo. 14-17 Uhr
Wo Rober Hooke Str. 5, Raum 1.17
Info http://sun45.informatik.uni-bremen.de

Inhalte und Themen